8008徹底研究

1. 8008の概要

1.1 概要

• インテル製1972年発売 世界初の8ビット1チップマイクロプロセッサ
• トランジスタ数約3200個

1.2 ハードウェアの特徴

• P-MOSプロセスで作られている.
• 標準品で500KHz,-1付きの高速品で800KHzのクロックスピード
• なんと18pinパッケージに入っている.

(当時は18ピンのセラミックパッケージが標準品として使用可能になったばかりの時期でした.)
• メモリ空間 16KB
• I/O空間 Input-8 port,Output-24port

8008のプログラミングモデル

1.3 電気的な特徴

• GND pinがない.

電源電圧は-9Vと+5Vが必要(GND pinはない.14Vで動いてる)
• Reset pinがない.

私は、Reset pinがないマイクロプロセッサに初めてお目にかかった。いくらpinが足らないからって大胆である。
そして応用上もこれが結構ネックになるのである。
• 2クロックが1ステートピリオド

(内蔵レジスタが1ライン方式のリフレッシュメモリになっているのでこの方式を採用したらしい.)
クロックの前半と後半を判別するためにSYNC信号が出力されている.
(syncなんてやめてresetを設ければよかったのに(^_^;))

1.4 ピン配置

8008のピン配置

2. 8008の電気的特性

2.1 入力特性

• GND pinがないため入力レベルはVcc(+5V)に対して決められている.

Vih: Vcc-1.5V
つまり 3.5V以上の入力電圧が必要であるため一般的なTTLではVohが不足する。
プルアップ抵抗でごまかすのが通例.
• 入力容量は10pFでありTTLと同程度

2.2 出力特性

• Vol: 0.4V @Iol=0.44mA,Cl=200pF

つまりNormalTTLはドライブできないということである。
当時はLowPowerTTLを使用したらしい。
C-MOSを使いたくなるが、GND pinがないことを考えると出力は0V以下にまで振れるものと覚悟した方が良い。
従って入力クランプがついたALS-TTLが妥当と考えられる。
• スイッチング特性はCl=100pFで規定しておりかなり余裕がありそう。

負荷を50pF程度にとどめれば800ns程度の遅延におさえられる事がグラフから読み取れる。
• 入出力容量は10pFであり、容量的にはほとんど問題とならない。

2.3 クロック入力特性

• tr,tf = 50ns max
• ,2μs〜3μs非対象二相ノンオーバーラップクロックが必要

発売当時はワンショットを2個ループにして発振させて作成したらしい.
当時の基板の写真を見ると調整用の半固定抵抗が4個ついているものが多い.
現在のテクノロジでは10MHzを20分周して作成するのが最も容易と思われる。標準TTLで組むと6個必要である。
スイッチング特性を規定する表で使われている単位はμｓ.、時代を感じさせますねえ。

8008 クロックタイミング規定

8008のクロックスペック(500KHz版)

tcy	2μs min 〜 3μs max
tφ1	0.70μs min
tφ2	0.55μs min
tD3	0.20μs min
tD2	0.40μs min
tD1	0.90μs min 〜 1.1μs max

これ計算するとわかりますが

tφ1 = 0.70μs
tD1 = 0.90μs
tD2 = 0.40μs
としないかぎり500KHzでの動作は不可能です.自由になるのは下の2つですが
tφ2: 0.55μs min
tD3: 0.20μs min
足して0.90μsにならないといけません.またtφ2は細ければ細いほどReady信号のタイミングが楽になります。
従ってtφ2=0.60μs,tD3=0.30μsにほぼ決まってしまうのです。
(0.55,0.35でもよいが、クロックの作製にもっと頭を抱えることになる.)

2.4 Power on後の状態

Reset pinがないのだからどうなるんだろと思ったあなた、さていったいどうなるんでしょう。
電源の立ち上がりをIC内部で検出して、HALT状態になるらしい。
ううむ、「電源の立ち上がりをIC内部で検出して」これは危険だなあ、検出を誤ったら暴走してしまうし、
HALT状態になったのとをどう区別すればいいんだろう。
止まってくれたら0番地へのReStart命令を割り込みで挿入すればよいのだが.
つまり外部にCPUの状態を判断して0番地ヘのReStart命令を割込ませる回路が必須だということだ.(面倒なことだ)

そういえば、8080でRST 0命令って何のためにあるんだろうと思ったことはありませんか。
そう、8008ではresetするために不可欠なものだったんですねえ。
それと互換をとるために8080に残したんでしょうきっと。
だから RST 0なんて盲腸みたいな命令が8080にあるんでしょう、

3. 8008のバスサイクル

3.1 バスサイクルの基本

Data線が8本しかないのにどうやってメモリをアクセスしていたのというお話しです。
1.4のピン配置を見れば、もうS0,S1,S2を使っていたことは明白でしょう.
そしてD7-D0を時分割で使っていたことも.

8008ステータスインフォーメーション

S0	S1	S2	state	説明
0	1	0	T1	アドレスの下位8bitを出力する。 In/out命令の入出力サイクルの場合アキュムレータを出力する。
0	1	1	T1I	割り込みを受け付けた際のT1サイクル
0	0	1	T2	アドレスの上位6ビットとバスサイクル種別信号2bitを出力
0	0	0	WAIT	メモリからのReady信号を待っている状態
1	0	0	T3	データの読み込みあるいは出力
1	1	0	STOPPED	HALT命令にて停止している。
1	1	1	T4	命令の実行 In命令ではフラグの値を出力
1	0	1	T5	命令の実行


 

T2サイクルで出力されるバスサイクル種別信号

D6	D7	サイクル	説明
0	0	PCI	命令の1バイト目の読み出し
0	1	PCR	命令の2,3バイト目の読み出し,またはデータの読み出し
1	0	PCC	IN,OUT命令
1	1	PCW	データの書き込み

そうです、メモリをアクセスするたびに T1→T2→(WAIT→)T3(→T4→T5)を繰り返すのです.
基本的にT4,T5は内部動作になり、これが存在しない命令もたくさんあります.
そして1つのstateは2クロック(500 KHzなら4μS)かかるのです.
1つのstateの中は前半がSYNC=1,後半がSYNC=0で区別されます。
基本的にSYNC=1でCPUはデータを読み込み,SYNC=0でデータを出力します。

外部のラッチでアドレスなどをラッチしておきメモリとつなぐのです.

ただしIN,OUT命令の場合T1でアキュムレータの値が出力されます.
OUT命令の場合はこれが出力データになります.
IN,OUT命令の場合T2で命令コードがそのまま出力されます.

IN	01 00 MMM 1
OUT	01 01 MMM 1 (OUTの場合この3つのパターンがある) 01 10 MMM 1 01 11 MMM 1

これでINポートが8個OUTポートが24個の意味も明らかでしょう.

3.2 instruction別バスサイクル動作

命令別のバスサイクル動作を表にまとめた。
表中、Clockの中ででてくるW1,W2,W3はそれぞれ1st,2nd,3rd cycleにおけるWait数である。
WaitはT2とT3サイクルの間にWAITサイクルとして挿入される。
またClockの値がすべて偶数なのは、1ステート=2clockであるためである。
 

Instruction別Bus cycle動作(1)

命令	Clock	1st cycle	2nd cycle	3rd cycle
LAA,LAB,LAC,LAD,LAE,LAH,LAL LBA,LBB,LBC,LBD,LBE,LBH,LBL LCA,LCB,LCC,LCD,LCE,LCH,LCL LDA,LDB,LDC,LDD,LDE,LDH,LDL LEA,LEB,LEC,LED,LEE,LEH,LEL LHA,LHB,LHC,LHD,LHE,LHH,LHL LLA,LLB,LLC,LLD,LLE,LLH,LLL	10+ 2*W1	S0-2 T1 T2 T3 T4 T5 Bus adrL PCI, adrH 命令 読込 内部 内部	なし	なし
INB,INC,IND,INE,INH,INL DCB,DCC,DCD,DCE,DCH,DCL	↑	↑	なし	なし
ADA,ADB,ADC,ADD,ADE,ADH,ADL ACA,ACB,ACC,ACD,ACE,ACH,ACL SUA,SUB,SUC,SUD,SUE,SUH,SUL SBA,SBB,SBC,SBD,SBE,SBH,SBL CPA,CPB,CPC,CPD,CPE,CPH,CPL	↑	↑	なし	なし
NDA,NDB,NDC,NDD,NDE,NDH,NDL XRA,XRB,XRC,XRD,XRE,XRH,XRL ORA,ORB,ORC,ORD,ORE,ORH,ORL	↑	↑	なし	なし
RLC,RRC,RAL,RAR	↑	↑	なし	なし


 

Instruction別Bus cycle動作(2)

命令	Clock	1st cycle	2nd cycle	3rd cycle
LAM,LBM,LCM,LDM, LEM,LHM,LLM LAI,LBI,LCI,LDI, LEI,LHI,LLI	16+ 2*W1+ 2*W2	T1 T2 T3 adrL PCI, adrH 命令 読込	T1 T2 T3 T4 T5 adrL PCR, adrH 読込 内部 内部	なし
ADM,ACM,SUM,SBM,CPM ADI,ACI,SUI,SBI,CPI	↑	↑	↑	なし
NDM,XRM,ORM NDI,XRI,ORI	↑	↑	↑	なし
LMA,LMB,LMCLMD, LME,LMH,LML	14+ 2*W1+ 2*W2	T1 T2 T3 T4 adrL PCI, adrH 命令 読込 内部	T1 T2 T3 adrL PCW, adrH 書込	なし
LMI	18+ 2*W1+ 2*W2+ 2*W3	T1 T2 T3 adrL PCI, adrH 命令 読込	T1 T2 T3 adrL PCR, adrH 読込	T1 T2 T3 adrL PCW, adrH 書込


 

Instruction別Bus cycle動作(3)

命令	Clock	1st cycle	2nd cycle	3rd cycle
INP	16+ 2*W1+ 2*W2	T1 T2 T3 adrL PCI, adrH 命令 読込	T1 T2 T3 T4 T5 Areg PCC, opecode 読込 Flag 出力 内部	なし
OUT	12+ 2*W1+ 2*W2	T1 T2 T3 adrL PCI, adrH 命令 読込	T1 T2 T3 Areg PCC, opecode 内部	なし
HLT	8+ 2*W1	T1 T2 T3 adrL PCI, adrH 命令 読込	なし	なし


 

Instruction別Bus cycle動作(4)

命令	Clock	1st cycle	2nd cycle	3rd cycle
JMP,CAL	22+ 2*W1+ 2*W2+ 2*W3	T1 T2 T3 adrL PCI, adrH 命令 読込	T1 T2 T3 adrL PCR, adrH 読込	T1 T2 T3 T4 T5 adrL PCR, adrH 読込 内部 内部
Branch Taken JFC,JFZ,JFS,JFP JTC,JTZ,JTS,JTP CFC,CFZ,CFS,CFP CTC,CTZ,CTS,CTP	22+ 2*W1+ 2*W2+ 2*W3	↑	↑	↑
Branch Not Taken JFC,JFZ,JFS,JFP JTC,JTZ,JTS,JTP CFC,CFZ,CFS,CFP CTC,CTZ,CTS,CTP	18+ 2*W1+ 2*W2+ 2*W3	T1 T2 T3 adrL PCI, adrH 命令 読込	T1 T2 T3 adrL PCR, adrH 読込	T1 T2 T3 adrL PCR, adrH 読込


 

Instruction別Bus cycle動作(5)

命令	Clock	1st cycle	2nd cycle	3rd cycle
RET,RST	10+ 2*W1	T1 T2 T3 T4 T5 adrL PCI, adrH 読込 内部 内部	なし	なし
Return Taken RFC,RFZ,RFS,RFP RTC,RTZ,RTS,RTP	10+ 2*W1	T1 T2 T3 T4 T5 adrL PCI, adrH 読込 内部 内部	なし	なし
Return Not Taken RFC,RFZ,RFS,RFP RTC,RTZ,RTS,RTP	6+ 2*W1	T1 T2 T3 adrL PCI, adrH 命令 読込	なし	なし


 

4.8008のソフトウェア

8008のプログラミングモデルは以下のようなリソースを持つ。プログラミングモデル
• I/O
Input port 8
Output port 24
• メモリ空間16KB
• レジスタ類
アキュムレータ A (8bit)
スクラッチパッドレジスタ B (8bit)
スクラッチパッドレジスタ C (8bit)
スクラッチパッドレジスタ D (8bit)
スクラッチパッドレジスタ E (8bit)
スクラッチパッドレジスタ H (8bit)
スクラッチパッドレジスタ L (8bit)
• フラグ
Sフラグ
Zフラグ
Pフラグ
Cフラグ
• リターンスタック 8レベル

(うち1レベルはプログラムカウンタとして使用)

メモリアドレス指定方法

• 絶対アドレス指定

- 分岐命令,サブルーチンコール命令のみ
• ポインタ間接指定(H,Lレジスタによるメモリアドレス指定)

-演算のオぺランド,転送命令のみ
• イミーディエイト

-8bitレジスタへの直接の値のロード,演算のオぺランドのみ

8080との比較で書くと
• レジスタペアを扱う命令は一切ない。(H,Lレジスタも例外ではない)

ポインタのインクリメント,デクリメントも必ず8bitづつプログラム
しなければならない。(当然PCHL,DADもない)
• DAAはない。
• スタックがない。
• Exchange命令がない。
• メモリのポインタとして、B,CやD,Eを使うことができない。
• アキュムレータを絶対アドレスでロードセーブできない。
というわけでプログラミングは8080と比べるとかなり面倒である。

H,Lレジスタはメモリ参照のために常に利用される。
またHLをメモリに保存しようにもスタックがないため、事実上演算には利用できない。
つまり8080に比べ内蔵レジスタが2本少ないと考えてよい。
メモリ転送のような簡単なプログラムであっても、内蔵レジスタが不足しメモリをワークエリアに使う事態になる。
8080系のようなポインタベースのアーキテクチャでメモリをワークエリアに使わざるをえない悲哀を感じるのである。

以上のようなアドレッシングモードの貧弱さとスタックポインタが存在しないことなどから
割り込みが不完全であることは容易に予想できるであろう。

割り込みを受け付けた場合、割り込みサイクルで読み取った命令を実行する。
割り込み動作をさせるには1バイトのリスタート命令か3バイトのコール命令を読み込ませる。

割り込み対して不完全といわざるをえない点を以下に記述する。

• 割り込みをマスクする機能が標準で存在しない。

従ってI/Oポートに割り付けるなりして個々のハードで実現しなければ
ならない。(書いたソフトがハード構成にべったり依存することになる。)
• 割り込みを受けた後、外付けハードの助けなしにレジスタの状態をメモリにセーブできない。

何しろメモリをアクセスするためには何が何でもH,Lレジスタにメモリの
アドレスを入れなければならない。(H,Lレジスタをメモリにセーブする前に)
また、絶対アドレス指定でアキュムレータをセーブする命令も存在しない。
よって、レジスタをメモリにセーブしたいならH,Lレジスタの値を失うことなく
H,Lレジスタをメモリ指定に使えるように開けなければならない。
• フラグを読む命令は条件ジャンプ、条件コール、条件リターンしか存在しない。

フラグをCPU外のハードウェアでラッチする方法は、IN命令を実行することである。
IN命令のT4でフラグがData線に出力される。IN命令を実行するとアキュムレータが
壊されるから、IN命令を実行する前にアキュムレータを待避しなくてはならない。


以上の条件から、内部状態の待避復帰には、このような手順が必要になる。
 

次に、リターンスタックがCPUに内蔵されている点がネックになる。

リターンスタックの中身を取り出す命令はリターン命令だけである。
従ってその中身をデータとして取り出すことはできない。
またリターンスタックに値を書く命令はリスタート命令とコール命令のみ
である。好きな値を書き込むことができない。

よってソフトウェアでリターンスタックを拡張することができない。
つまりサブルーチンのネスティングレベルが7レベルに制限される。
割り込みでも使用するから、それに使用するレベルだけ制限はきつくなる。
これはソフトウェアを書く上で結構きつい制限になるはずである。

もちろんサブルーチンコール命令を読んだアドレスを外部ハードウェアで
ラッチしておき、それを読み込んで自分でソフトウェアスタックを作ることは
可能である。必要なら外部ハードを設ければよい。
しかし、ハードウェアに強く依存したソフトになることになる。