Auto Configuration

Enabled
Disabled

Enabledにすると、CPUのタイプとクロック・スピードに応じて DRAMおよびキャッシュに関連するタイミングは、既定値にセットされます。 独自のDRAMタイミングに設定したい場合はDisabledを選びます。

DRAM Timing

60ns
70ns

DRAMのタイミング関連パラメータには、60nsと70nsの2セットが用意されており この区別を指定するとあとはBIOSが自動的にセットします。

DRAM Leadoff Timing

11/7/3/4
10/6/3/3
11/7/4/4
10/6/4/3

ここでの開始とはバーストreadやwriteの最初のメモリサイクルのタイミングを意味します。 実際に、この項目はページがRAS PrechargeのクロックやRAS to CAS delayの読み込み/書き込み開始タイミングをミスしたときのみ制御します。 4つの数字は、Read leadoff/Write Leadoff/RAS Precharge/RAS to CAS delayを表します。 例えば,デフォルトは読み込み10-x-x-x DRAMと書き込み6-x-x-x DRAMのページミス と3クロックRAS Precharge、3クロックRAS to CAS delay を意味する10/6/3/3です。

DRAM Read Burst (EDO/FP)

x444/x444
x333/x333
x222/x333

Read Burstとは、DRAM上のあらかじめ決められた4アドレスから連続する4メモリーサイクル で読み出すものです。60nsのEDOまたはFPM(Fast page Mode)DRAMについてのデフォルト値は x222/x333となっています。 この意味は、2番目、3番目、4番目のメモリーサイクルが、EDOに対しては2CPUクロック、 FPMに対しては3クロックであると言うことで、先頭のxの値は最初のメモリーサイクルのタイミング を示し、"DRAM Fast Leadoff"の設定値に依存します。

DRAM Write Burst Timing

x444
x333
x222

Write Burstとは、DRAM上のあらかじめ決められた4アドレスに対して 連続する4メモリーサイクルで書き込むものです。 この項目で、2番目、3番目、4番目のメモリーサイクルのDRAM書き込みタイミングを設定します。 ライトバーストタイミングでは、EDOとFPM DRAMに違いはありません。 先頭のxの値は"DRAM Leadoff Timing"の設定値に依存します。

Fast EDO Lead Off

Enabled
Disabled

この項目は、ファーストEDOの読み込みタイミングを有効にします。 結果として、潜在的なEDO読み込みサイクルを1クロックで開始できます。 FPM DRAMがインストールするときは、Disabledに設定します。

Refreash RAS# Assertion

5Clks
4Clks

この項目で、RASのクロック数をコントロールすることによりリフレッシュサイクルを 決定します。

DRAM Page Idle Timer

2 Clks
4 Clks
6 Clks
8 Clks

この項目で、DRAMのページのCPUがアイドル状態になった後 終了するまでのCPUクロックの時間数を決定します。

DRAM Enhance Paging

Enabled
Disabled

Enabledにすると、TX チップセットは拡張された方法により できるだけ長くDRAMページの開放状態を保つようにします。

SDRAM (CAS Lat/RAS-to-CAS)

2/2
3/3

クロックによって計算されたSDRAMのCAS LatencyとRAS to CAS delayの タイミングがあります。それらの重要なパラメータはSDRAM性能に影響します。 デフォルト値は2クロックです。もしSDRAMに不安定な問題があるならば、 2/2から3/3へ変更してください。

SDRAM Speculative Read

Enabled
Disabled

この項目を有効にすると、コントローラチップが最後のメモリーターゲットを読み込む 前にSDRAMの読み込みリクエストがあれば、SDRAMの読み込み開始タイミングを１クロック減らします。 システムに１つ以上のDIMMがある場合は、Disabledにします。

System BIOS Cacheable

Enabled
Disabled

この項目を有効にすることでシステムBIOSがキャッシュされ、システム性能をさらに高めることを可能にします。

Video BIOS Cacheable

Enabled
Disabled

ビデオBIOSがキャッシュされ、より速いビデオパフォーマンスを得ることが可能になります。

8 Bit I/O Recovery Time

1
2
3
4
5
6
7
8
NA

いくつかの古いI/Oチップに対しては、１つのI/Oコマンドの実行後 デバイスが次のI/Oコマンドの実行の前に少しの時間（回復時間）を必要とします。 次世代のCPUやメインボードのチップセットによるI/Oコマンドの実行は速いので 古いI/Oデバイスの指定されたI/O回復時間より短くなります。 この項目は、8-ビットI/Oコマンドの遅れをISAバスクロックの数によって指定できます。 もしいくつかの不安定な8ビットI/Oカードがあると思われるならば、この項目によりI/O回復時間を延ばすことができます。 BIOSのデフォルト値は、4 ISA clockです。 NAに設定すると、チップセットは3.5システムクロックを挿入します。

16 Bit I/O Recovery time

1
2
3
4
NA

16ビットI/O回復時間も同様です。 この項目は、16ビットI/Oコマンド実行のための回復時間をISAバスクロックの計算によって指定できます。 もしインストールしている16ビットI/Oカードのいずれかが不安定であると思われるならば この項目により、I/O回復時間を延ばすことができます。 BIOSのデフォルト値は、1 ISA clockです。 NAに設定すると、チップセットは自動的に3.5システムクロックをs挿入します。

Memory Hole At 15M-16M

Enabled
Disabled

このオプションで、システムメモリエリアを特別なISAカードのために確保することができます。 チップセットは、これらのエリアのコード/データを直接ISAバスよりアクセスします。 通常、これらのエリアはメモリマップされたI/Oカードのために取ってあります。

PCI Passive Release

Enabled
Disabled

この項目は、PIIX4チップセット(Intel PCI to ISAブリッジ)の パッシブリリース機能を制御するもので、 この機能は、ISAバスマスターの待ち時間を処理するために使用されます。 互換性に問題のあるISAカードがあるときは、有効にするか無効にするか試してみてください。

PCI Delayed Transaction

Enabled
Disabled

この項目は、PIIX4チップセット(Intel PCI to ISAブリッジ)の ディレイトランザクション機能を制御するもので、 この機能は、PCIサイクルからISAバスへの待ち時間を処理するために使用されます。 互換性に問題のあるISAカードがあるときは、有効にするか無効にするか試してみてください。

Mem. Drive Str.(MA/RAS)

10mA/10mA
10mA/16mA
16mA/10mA
16mA/16mA

このオプションでは、メモリーに対するアドレスや制御信号の動作能力を調整します。 メモリーの負荷が軽い場合には、アンダーシュートやオーバーシュートなどの信号波形の乱れを なくすためにも、動作電流は少なくすることを推奨します。