8008周辺回路の設計 [2002-11-17]

1. 電源関係

1.1 電源

Vcc=+5V±5%
Vdd=-9V±5%
Idd=30mAtyp,60mAmax ＠25℃
消費電力=420mWtyp,840mW ＠25℃

1.2 消費電力

18ピンセラミックパッケージの許容消費電力は1000mW
実際には上のように840mWmaxであるので強制風冷等は必須ではない。
垂直に設置するなど対流を考慮すれば十分であるようだ。

2. DC設計

2.1 入力ピン ( φ1 , φ2 , Ready , Interrupt )

Vilmin=Vdd [V] , Vilmax=Vcc-4.2 [V]
Vihmin=Vcc-1.5 [V] , Vihmax=Vcc+0.3 [V]
従ってVcc=4.75Vの時 Vil=0.55Vmax
Vcc=5Vのとき Vih=3.5Vmin

TTLでドライブする場合プルアップ抵抗をつければよい。

2.2 出力ピン ( S0-S2 , SYNC )

Volmax=0.4V ( Iol=0.44mA,cl=200pF )
Vohmin=Vcc-1.5V ( Ioh=0.2mA)

従ってLS TLLより入力電流が少ないタイプが必要である。
また8008にはGNDが無いのでVolminはマイナス電位になるはずであり、
入力クランプのあるものがよいと思われる。
またなにぶん古いデバイスであるので最新のデバイスで受けた場合、
信号のスルーレートが遅すぎて発信する可能性があると思われるため
シュミットトリガで受けた方がよい。
最近のデバイスではシュミットトリガ入力のALSTTLが適当であろう。

2.3 入出力ピン (D0-D7)

問題は主に以下の2点である。
• Vihminを満たすためにつけるプルアップ抵抗が、8008出力時の負荷になり

出力駆動能力をオーバする。
• 8008の入出力切り替えタイミングがあまり明確でないため、8008出力と

外付け入力バッファの駆動衝突を避けるのが結構面倒である。


出力時は出力ピンと同じ扱いでよい。
入力のVihminを満たすためにVoh=3.65Vを保証された8212を使うことにする。
これによりプルアップ抵抗をつける必要がなくなる。
入出力切り替えタイミングはAC特性の部分で検討する。

8008当時の環境では3 stateのゲートは使えなかったかったようである. 従って双方向Pinのドライブはオープンコレクタが常識だったようだ. オープンコレクタには、プルアップ抵抗は必須だが、8008の出力能力は0.44mA@0.4Vしかない。. 仮に10KΩの抵抗をつけたとしても0.5mAで既にスペックオーバー。. 中間電圧に吊ろうにもVihは3.5以上だからほとんど効果はない.。 結局、どうしていたかというと、3KΩ位の抵抗を使用し、 8008がデータ出力する際にはトランジスタでプルアップ抵抗負荷を切り離し、 8008がデータ入力をする 際にはプルアップ抵抗を有効にしてVihを保証していた. 参考回路図によると、T3A*SYNC*(PCI+PCR+(PCC*INP)で抵抗をイネーブルにしている。 T3Aとは、T2,WAITのステート信号をクロックで遅延させて作った疑似T3ステータスである。 ステータス信号の遅延のため、本当のT3を使うとタイミングに間に合わないのである。 私が見たマニュアルには800KHz動作の際にトランジスタで抵抗を切り放す回路とせよと書いてある。 初期のマニュアルでは（５００KHz動作時）22KΩでプルアップしておけばよいと書いてあったのかもしれない。(未確認) 当時はオープンコレクタが主流であったろうから、高速化に伴い間に合わなくなったのかもしれない。 ジャンクでMIC-8と記載のあるCPUボードを解析させていただくチャンスがあったが、 その回路では22KΩ固定抵抗でで5Vにプルアップされていた。 MARK-８の回路（５００KHz）でも２２Kでプルアップだった。

3. AC設計

クロックのタイミングによってタイミング設計が変わってくるため、
500kHz版を最高スピードで動かすタイミングを前提にする。
tφ1 = 0.70μs , tφ2=0.60μs
tD1 = 0.90μs , tD2 = 0.40μs , tD3=0.30μs


データによると、8008の各ピンの入出力容量は最大10pF(1MHz,25℃)であるので、
普通のTTLと考えて設計すればよく、特別な配慮はしない。

3.1 クロック(φ1,φ2)

上記で定義した通り
1ステートは2クロックサイクルであるが、クロックを区別するために次のように呼称する。
ステート前半: φ11 , φ21
ステート後半: φ12 , φ22

3.2 SYNC

φ２の立ち下がりから 0.70μs max@Cl=100pF
この遅延をクロックとあわせるとφ1の真ん中あたりでSYNCが確定することになる。
つまりφ1の立ち下がりからφ2の立ち下がりまで、SYNCを参照できる。
SYNC=Highでステートの前半,Lowで後半である。
φ21とφ22と区別は、φ2とSYNCのANDを取るだけで行えるが、
規格上SYNCはφ1の真ん中あたりで変化するので、φ11とφ12の区別は少し面倒である。

3.3 ステータス(S0,S1,S2)

(T1とT1I)以外:φ22の立ち下がりから 1.1μs max@Cl=100pF
(T1とT1I): φ11の立ち上がりから 1.0μs max@Cl=100pF
φ11の立ち下がり(T1,T1I以外) , φ21の立ち上がり(T1,T1I)とほぼ同時に確定する。
従ってφ21の立ち下がりからφ22の立ち下がりまで参照できる。

3.4 Ready

T2とWAITのφ22の立ち下がりに対してセットアップ0.35μs,ホールド0.20μsの規定である。
ただしWAITステートに確実に入るためには、T2のφ22の立ち上がりの前にReady=Lowとしておかねばならない。

仕様上は、T2とWAIT状態でしか参照しない信号であると思われるが、
必要以外のタイミングでは、すべてReady状態の入力としておく方がよいと思われる。
またφ22の立ち上がりの時点では確定させておいた方が問題を起こす可能性を低減できると思われる。
(何れも経験的なものであるが、計測器を自由に利用できたり、
メーカから十二分な技術サポートを受けられる環境に無い場合、トラブルを避けるのに役立つ。)

3.5 Interrupt

規定上はφ1の立ち下がりから200ns以内に変化してはならないということになっている。

参考回路図によるとSYNCの立ち上がりでアサートし、T1Iで始まる割り込み応答サイクルのPCIのT2のφ２２でネゲートすればよいようだ。

3.6 データ (D0-D7)

8008からのデータ出力遅延:φ11の立ち下がりから1.0μsmax ＠Cl=100pF
8008からのデータ出力ホールド:φ22の立ち下がりから0.10μsmin

8008のデータ入力セットアップ: T3のφ11の立ち下がりに対して0μsmin
8008のデータ入力ホールド: T3でφ21の立ち下がり後SYNC=highである間じゅうホールド
 

• 8008データ入力バッファのイネーブルタイミング

データバスの負荷容量を50pFに抑えれば、8008データシートのグラフからTdd=0.75μs
データ出力遅延の最大は1.0μsmax
ここから推定するとデータバスのフローティング時間は、T2のφ22から0.75μstyp 1.0μsmaxと考えられる。
またクロックの定義上φ22の立ち下がりからφ11の立ち下がりまでは1.1μsである。

よってT3のφ11の立ち下がりの0.10μs前からイネーブルし、 T3でφ21の立ち下がり後SYNC=highである間じゅうイネーブルし続ければよい。

4.各機能の基本設計

8008の周辺回路の基本は、以下の4つと言える。wait回路はクロック回路以外のすべての回路と関連する。
各部分ごとに解説する。
1. クロック回路
2. バスサイクル
1. I/Oライト
2. I/Oリード
3. メモリライト
4. メモリリード
3. Interrupt回路
4. wait回路

4.1 クロック回路

 

目標クロックタイミング

上のタイミングのように、すべて100nsの倍数に定められる。
昔のようにワンショット4個で作成する案もあるが、ここでは無調整で済む回路とする。
FPGAなども考えられるが、ここでは標準のTTLで考えてみた。

シリアル通信用のクロックと共用化するため原振は19.6608MHzである。
下図において右端から8008用クロックが得られる。これをインバータを通して8008に供給する。

B側のF163はクロックイネーブル付きのエッジトリガ型D-FFとして使っている。
2相ノンオーバラップクロックは4つの状態があるので、それを2ビットジョンソンカウンタの4つの状態に対応づけている。
B側F163のQ1-Q0とF139のの上半分で2ビットジョンソンカウンタを構成している。
F139の下半分で4つの状態をデコードしている。
クロックのタイミング定義にあわせて状態遷移のタイミングをかえているのがA側F163である。
ロードする初期値を動的にかえ、キャリー出力でB側F163の状態を変化させるようにしてある。

ジョンソンカウンタの出力をデコードしたものであるので、F139の出力をそのまま使ってもよい気がするが、
習慣上、B側F163のQ2-Q3を使ってもう一度ラッチしてから出力としている。

クロック発生回路例

4.2 バスサイクル

T2になるまでバスサイクルがどんな動作をするかは不明である。従って原則的にT2までの動作はどのサイクルでも共通である。唯一異なるのはT1Iの場合であるが、これは割り込みにしか関係しない。

T1サイクル	アドレスの下位8ビット(INP,OUTサイクルを除く)またはAregの値そのもの(INP,OUTサイクル)が出力される。 これは、メモリアドレスや出力データ,入力拡張アドレスに用いられるので8008外部のラッチに保存しておかねばならない。 ここでは下位アドレスラッチと呼ぶ。
T2サイクル	アドレスの上位6ビット+バスサイクル種別信号2ビット(INP,OUTサイクルを除く)またはOPCode値そのもの(INP,OUTサイクル)が出力される。 これは、メモリアドレスやI/Oアドレスに用いられるので8008外部のラッチに保存しておかねばならない。 ここでは上位アドレスラッチと呼ぶ。
T1Iサイクル	割り込みを受け付けた最初のPCI(割り込み命令フェッチ)サイクルで出力されるアドレスは、現在のPCの値であり、フェッチする割り込み命令とは関係がなく、ラッチする必要はないはずである。 しかしこの割り込み命令フェッチサイクルでメモリを参照/書込みする命令を読ませた場合、その命令が終了するまではすべてのT1がT1Iとして出力されるらしい。(明確に書いたものはないが、解説記事や8008の状態遷移図によると) 従ってT1Iとして出力されたアドレスをラッチしておかないと割り込み時のメモリの読み書きが正常にできなくなると思われる。

またメモリのアクセスタイム等を有効に使うために、アドレスラッチは(少なくとも上位アドレスラッチは)スルーラッチとしたほうがよい。(ALS-TTLならば 74ALS573など)

以上により、下位アドレスラッチのラッチ信号はこうなる。

LOWLT = (T1+T1I)*φ22
上位アドレスラッチのラッチ信号はこうなる。
HIGHLT = T2*φ22
ディレイ的には、HIGHLT=T2*φ12でもよい。この方がReady信号の作成が楽になるかも知れない。

4.2.1 I/Oライト回路

I/Oライトのデコード = PCC*(上位アドレス2^5 + 上位アドレス2^4)
I/Oライトアドレス = 上位アドレス2^5〜2~1 (24アドレス)
I/Oライトデータ = 下位アドレスラッチ

従ってT2終了時にはすべてのデータが揃っている。
必要ならReadyを制御してWaitをかけてタイミングを延ばす。
最短の場合 I/Oライトパルス = T3*φ22 である。

4.2.2 I/Oリード回路

I/Oリードのデコード = PCC*(上位アドレス2^5 〜2^4 = 00)
I/Oリードアドレス = 上位アドレス2^3〜2~1 (8アドレス)
下位アドレスラッチにはアキュムレータの値が出力されているのでこれをアドレスと見なしてデコードに含めることもできる。

データ入力マルチプレクサをI/Oリードデータに選択する。
外付けデータ入力バッファを必要なタイミングでイネーブルする。

必要ならReadyを制御してWaitをかけてタイミングを延ばす。

4.2.3 メモリライト回路

メモリライトのデコード = PCW
メモリライトアドレス = 上位/下位アドレスラッチ
メモリライトデータ = T3のステートでデータバスに現れる。

Waitをかけてもライトデータの出力期間を延ばすことはできない。T3のステートだけである。
必要ならReadyを制御してWaitをかけてタイミングを延ばす。
最短の場合 メモリライトパルス = T3*φ22 である。
 

4.2.4 メモリリード回路

メモリリードのデコード = PCI+PCR
メモリリードアドレス = 上位/下位アドレスラッチ

データ入力マルチプレクサをメモリリードデータに選択する。
外付けデータ入力バッファを必要なタイミングでイネーブルする。

必要ならReadyを制御してWaitをかけてタイミングを延ばす。

4.3 Interrupt回路

さてついに解説しなくてはならなくなった。8008におけるInterruptの役割は大きく2つある。
• 普通のCPUで使う意味でのInterrupt
• CPUをスタート/ストップさせる機能を実現する手段
以下共通部は4.3で個別部は4.3.1,4.3.2で記述する。

リターンアドレスのスタックが7レベルしかないので一般的には多重割り込みはできないものと考えた方がよい。
(割り込みを受けた際のアドレスを外部ラッチに保存し、割り込みでフェッチさせる命令をJMPなどにすればあるいは多重割り込みが可能かもしれないが、ここではそこまで深入りしない。)

(1) Interruptピンに接続する回路

Interrupt信号をアサートしてから8008が割り込みに応答する前にInterrupt信号がネゲートされることが無いように設計する。
Interrupt要求信号はSYNCの立ち上がりでアサートする。
T1Iで始まる割り込み応答サイクルのPCIのT2のφ２２でネゲートする。
(2) データバスに接続する回路
PCI(複数バイト命令の場合は引き続きPCRがある。)の時にInterruptで読み込ませる命令をフェッチさせる。
データ入力マルチプレクサをInterruptで読み込ませる命令に選択する。
外付けデータ入力バッファを必要なタイミングでイネーブルする。
(3) 全体制御回路
(T1+T1I)*φ22のタイミングでT1(またはT1I)の信号をラッチしておき、割り込み応答サイクル中かどうかの判断に用いる。
複数バイト命令をフェッチさせる場合2バイト目,3バイト目の切り替えを行うのは割り込み回路の役割である。

4.3.1 割り込みとしてのInterrupt回路

割り込みとしてフェッチさせる命令は、RST命令(1バイト)かCALL命令(3バイト)になる。

割り込みマスク回路はI/Oポートなどに割り付け、外付けで実現する。
Interrupt信号をアサートしてから8008が割り込みに応答する前にInterrupt信号がネゲートされることが無いように割り込みマスク回路を設計する。

4.3.2 CPUをスタート/ストップさせる回路

CPUを停止させる命令はHLT命令である。HLT命令を実行するとCPUが停止し、再起動できるのは割り込みだけになる。
(実際はHLT命令の実行フェーズは割り込みを受けるまで終了しないという造りになっているだけであり、
その実行フェースがCPUの外部にはSTOPPEDステートとして出力されるようになっている。)

通常動作をしているCPUを停止させるにはHLT命令を割り込ませればよい。
STOPPED状態にあるCPUを起動するには、任意の命令を割り込ませればよい。
任意の番地からスタートさせるにはJMP命令を割り込ませればよい。
電源ON直後や直前のCPU内部状態を破壊してもよい場合、RST命令を用いれば1バイトで0番地に実行を移すことができる。
ここでは、CPU停止のためにはHLT命令,CPUの起動のためにはNOP(LAA)命令,ResetのためにはRST 0命令を割り込ませることにする。

次にCPUが通常動作にない場合どうするかを考える。
電源ON直後の通常動作に入るまでの際に起こる。
文献によれば、8008は電源が加わり、φ1,φ2が正常に与えられると
Vddの立ち上がりを検出してHLT命令(0x00)をインストラクションレジスタに入れSTOPPEDステートになる。
それに続く16ステートで内部メモリをクリアするようである。

コンソールパネル等を設け人手でスタートさせるなら問題はなさそうだが、自動スタートは問題が出そうである。
まず8008がVddの立ち上がり検出に失敗したらどうなるかという点と、いつ割り込みを加えたらよいかという点である。

ResetICで電源電圧を監視し、規定の電圧に達してから、いくらか時間を待ってRST 0命令を割り込ませるという方針を取ることにする。(+5と-9を監視するの面倒だなあ。)

4.3.3 割り込みの応用回路

任意の命令を割り込ませられるという点を利用すると様々な使い方が考えられる。
• OUT命令を割り込ませればAregの値が外部に読み出せる。(ハード的に)
• L?I命令を割り込ませて、読ませる値を変更可能にすればレジスタを書き換えられる。


割り込みを連続して与えるようにハードを作れば更にいろいろなことが可能である。
(ただしこれは紙の上での検討であり、まだ実物で確認したわけではない。)

• ソフトウェアのリソースを全く使わずに(リターンスタックも不要)CPU内部ステートをすべて呼び出す。
• 内部レジスタを任意の値に設定する。

(リターンスタックもいじれそうである。RET、CALL、JMPをうまく使えば可能とおもわれる。)

これが実現できれば、インサーキットエミュレータに近いデバッグ機能を付け加えることができるであろう。

4.4 wait回路

8008ではT2のφ22の時点では既にReady信号を確定しておかねばならない。
従って、T2のφ22でラッチしたアドレスとバスサイクル種別信号を使うとReadyの作成が間に合わない。
T2でラッチすべきデータ(D7〜D0)が確定してからφ22の前縁まで1.3μs(φ12の前縁まで0.3μs)あるので
ここで作成すればよい。(φ11とφ12の区別は少し面倒だが。)
8008でのReadyの利用法には2つが考えられる。
• メモリ,I/Oサイクルのタイミングを延長する。
• ステート単位のステップ実行に使用する。

4.4.1 タイミングの延長

I/Oやメモリのリードの場合、Readyを制御する事でデータを読み込む時点を引き伸ばすことができる。
I/Oライトの場合、データの出力期間を延ばすことができるが、メモリライトの場合、Waitをかけても
ライトデータの出力期間を延ばすことはできない。
現在のデバイスを前提にすれば、8008でwaitが必要なことはまず考えられないが。

4.4.2 ステート単位のステップ実行

外部回路により、Waitを制御することで、ステート単位のステップ実行を実現することができる。
またPCIサイクルをデコードしてその時だけWaitをかければ命令単位のステップ実行を実現できる。

いずれにしても、ステップ実行の回路が任意にWaitをかけても動作に支障がないように
メモリやI/Oインタフェースを設計する必要がある。

また電源投入直後、CPUがSTOPPED状態になるまではWaitをかけないようにする方がよいと思われる。

5. 実用回路の設計

さて、8008を動作させる実際の回路の解説に入る。

目標は、エバリュエーションキットのようにプログラム開発に利用できることである。

• PCとは10BASE-Tで接続する。
• PCの画面からリモコンで操作できる。
• PC側とのインタフェースには専用プロセッサを設置し、8008の全メモリ空間を共有する。
• 専用プロセッサから8008の起動、停止、ステップ実行が行える。
• 8008の800khz版を最高速で動作させる。
• メモリ空間は16kバイトフル実装とする。

[当分続く]